Для желающих грамотно настроить или разогнать свою память DDR4 на платформе Intel предлагаю свои заметки.
Пишу для продвинутых пользователей.
Представлюсь - меня зовут Андрей (мой ник anta777 на всех форумах), 1974 года рождения, сам живу в Украине.
Закончил с золотой медалью физико-математическую школу в 1991 году (в табелях у меня нет ни одной 4 за все 10 лет обучения), побеждал неоднократно на олимпиадах по математике, физике, химии. информатике. В 1997 году закончил Черновицкий мединститут с красным дипломом (в зачетке за 6 лет обучения у меня нет ни одной 4). Сейчас работаю врачом.
Компьютеры - это мое хобби.
Ко всему, в чем хочу разобраться, отдаю максимум сил и стараюсь изучить тему досконально.
До осени 2018 года вопрос разгона DDR4 меня не волновал, так как у меня была система на DDR3 и 1055T, но она стала капризничать.
Возник вопрос про смену платформы.
Изучил тему, из-за видимых мной грядущих больших проблем с разгоном памяти на райзене взял платформу на интеле.
Для желающих задонатить:
web-кошельки Webmoney
Z424136624416
R115204645230
E140907620845
Последние версии моих таблиц выложены на reddit:
https://www.reddit.com/user/anta777/
Простая и для продвинутых пользователей.
Лучше всего память разгоняется на платах:
1) с большим числом слоев
2) имеющими 2 DIMM (Asus z390 Apex и Gene самые яркие представители).
3) 2 DIMM на платах с 4-мя DIMM, но топологией Daisy Chain (Asrock Taichi z370 самый яркий представитель).
Кроме того важно наличие нужных настроек в биосе платы.
Лидер - асус, есть все настройки.
Аутсайдер - гигабайт (нельзя настроить блок RTL).
Напомню, что по JEDEC есть часть таймингов, которые не предусматривают их изменение (в наносекундах).
Перечислю их:
RRDL,RRDS,FAW,WTRS,WTRL,WR,RTP,CKE.
Снижение таймингов в наносекундах (разгон) экспериментально доказан в работах доктора Ли и его соавторов, в которых им удалось снизить тайминги:
tRCD - на 17%
tRAS - на 37%
tWR - на 54% (я думаю, что такое снижение удалось из-за того, что не снижали tRTP)
tRP - на 35%.
Ссылка на диссертацию-
https://www.archive.ece.cmu.edu/~safari/thesis/dlee_dissertation.pdf
Для своей таблицы использовал работы, выложенные в свободном доступе в интернете.
Отдельное спасибо OCN (sdch), Gskill (hq-hq), японцу Hami.
Никаких связей с производителями плат, процессоров у меня нет и не было.
NDA никакие я никогда не подписывал.
В таймингах длительность некоторых операций:
[Active]―tRCD―[Read/Write]
[Read]―tCCD―[Read]
[Read]―(tRL+RBL/2+2tCK-tWL)―[Write]
[Read]―tAL―tRTP―[Precharge]
[Write]―tCCD―[Write]
[Write]―tWL―<Writing>(=WBL/2)―tWTR―[Read]
[Write]―tWL―<Writing>(=WBL/2)―tWR―[Precharge]
[Precharge]―tRP―[Active]
tRBL=tWBL=8
tRL(Read Latency)
tRL=tAL+tCL
tWL(Write Latency)
tWL=tAL+tCWL
Комментарии к таблице:
обращаю внимание, что при снижении некоторых таймингов ниже определенной величины наблюдается снижение производительности вместо ее увеличения.
Это, скорее всего, происходит из-за того, что материнская плата (ее биос) при некорректном (нерабочем) тайминге использует какое-то среднее (не минимальное) значение этого тайминга. Поэтому лучше не снижать некоторые тайминги (tRAS/tCKE/tWTR/tFAW) ниже расчетных значений.
Таблица создавалась в первую очередь для односторонних двух планок самсунга B-Die производства Gskill.
Для чипов Hynix нужно повышать tRFC, tFAW и tWR c tWTR_S.
twr all chip Samsung : 10-12
twr all chip Hynix : 17-22
tfaw all chip Samsung : 12-16 (12 возможно, но неправильно)
tfaw Hynix MFR : 30-38
tfaw Hynix AFR : 17-22
All chip Samsung :
twtr_L: 6-8
twtr_S : 1-3 (1-2 возможно, но неправильно)
Hynix MFR :
twtr_L: 7-8
twtr_S : 6-7
Hynix AFR :
twtr_L: 6-8
twtr_S: 6-8
tRFC Hynix =+100 tRFC Samsung
tWR>=8 ns (для отсутсвия ошибок по мнению AMD)
Формулы (для удобства).
tWRPRE=4+tWR+tCWL
tRDPRE=tRTP
tRDPDEN=tCL+5 - только для режима энергосохранения
tWRPDEN=4+tWR+tCWL=tWRPRE - только для режима энергосохранения
tWRRD_dg(sg)=CWL+6+tWTR_S(L) по JEDEC должно быть +4
tRDWR_dg(sg)=CL-CWL+6(7) по JEDEC, реально больше. Кроме того во формуле не зависит от частоты, а в реальности - зависит.
tWR+tRTP=minimum (оптимально 12 и 6 или 16 и 8). По JEDEC tWR=2xtRTP
RTL_INIT=35+ CL*2
RTL=io-l+iol-offset+CL*2 (ориентировочно)
tRC=tRAS+tRP
N.B. Несмотря на то, что используются только две односторонних планки памяти, на некоторых платах нужно для стабильности правильно устанавливать тайминги _dr и _dd, так как их установка в авто ведет к нестабильности.
Режим энергосохранения лучше всего выключить, но в биосе этой возможности нет.
Для плат асус его можно выключить с помощью асусмемтвик из-под Windows.
Кроме того на платах асуса можно изменять многие тайминги из-под windows с помощью асус мемтвика (лучше использовать версию для вашей платы).
P.S. С форумчанином с руоверов nucl3arlion доделываем таблицу в excel в виде калькулятора. Скоро будет.
Требования для первого сообщения.
Скриншоты вольтажей в hwinfo в стресс-нагрузке на память , тайминги чипсета из AsrockTC, и SPD из Taiphoon.
Пишу для продвинутых пользователей.
Представлюсь - меня зовут Андрей (мой ник anta777 на всех форумах), 1974 года рождения, сам живу в Украине.
Закончил с золотой медалью физико-математическую школу в 1991 году (в табелях у меня нет ни одной 4 за все 10 лет обучения), побеждал неоднократно на олимпиадах по математике, физике, химии. информатике. В 1997 году закончил Черновицкий мединститут с красным дипломом (в зачетке за 6 лет обучения у меня нет ни одной 4). Сейчас работаю врачом.
Компьютеры - это мое хобби.
Ко всему, в чем хочу разобраться, отдаю максимум сил и стараюсь изучить тему досконально.
До осени 2018 года вопрос разгона DDR4 меня не волновал, так как у меня была система на DDR3 и 1055T, но она стала капризничать.
Возник вопрос про смену платформы.
Изучил тему, из-за видимых мной грядущих больших проблем с разгоном памяти на райзене взял платформу на интеле.
Для желающих задонатить:
web-кошельки Webmoney
Z424136624416
R115204645230
E140907620845
Последние версии моих таблиц выложены на reddit:
https://www.reddit.com/user/anta777/
Простая и для продвинутых пользователей.
Лучше всего память разгоняется на платах:
1) с большим числом слоев
2) имеющими 2 DIMM (Asus z390 Apex и Gene самые яркие представители).
3) 2 DIMM на платах с 4-мя DIMM, но топологией Daisy Chain (Asrock Taichi z370 самый яркий представитель).
Кроме того важно наличие нужных настроек в биосе платы.
Лидер - асус, есть все настройки.
Аутсайдер - гигабайт (нельзя настроить блок RTL).
Напомню, что по JEDEC есть часть таймингов, которые не предусматривают их изменение (в наносекундах).
Перечислю их:
RRDL,RRDS,FAW,WTRS,WTRL,WR,RTP,CKE.
Снижение таймингов в наносекундах (разгон) экспериментально доказан в работах доктора Ли и его соавторов, в которых им удалось снизить тайминги:
tRCD - на 17%
tRAS - на 37%
tWR - на 54% (я думаю, что такое снижение удалось из-за того, что не снижали tRTP)
tRP - на 35%.
Ссылка на диссертацию-
https://www.archive.ece.cmu.edu/~safari/thesis/dlee_dissertation.pdf
Для своей таблицы использовал работы, выложенные в свободном доступе в интернете.
Отдельное спасибо OCN (sdch), Gskill (hq-hq), японцу Hami.
Никаких связей с производителями плат, процессоров у меня нет и не было.
NDA никакие я никогда не подписывал.
В таймингах длительность некоторых операций:
[Active]―tRCD―[Read/Write]
[Read]―tCCD―[Read]
[Read]―(tRL+RBL/2+2tCK-tWL)―[Write]
[Read]―tAL―tRTP―[Precharge]
[Write]―tCCD―[Write]
[Write]―tWL―<Writing>(=WBL/2)―tWTR―[Read]
[Write]―tWL―<Writing>(=WBL/2)―tWR―[Precharge]
[Precharge]―tRP―[Active]
tRBL=tWBL=8
tRL(Read Latency)
tRL=tAL+tCL
tWL(Write Latency)
tWL=tAL+tCWL
Комментарии к таблице:
обращаю внимание, что при снижении некоторых таймингов ниже определенной величины наблюдается снижение производительности вместо ее увеличения.
Это, скорее всего, происходит из-за того, что материнская плата (ее биос) при некорректном (нерабочем) тайминге использует какое-то среднее (не минимальное) значение этого тайминга. Поэтому лучше не снижать некоторые тайминги (tRAS/tCKE/tWTR/tFAW) ниже расчетных значений.
Таблица создавалась в первую очередь для односторонних двух планок самсунга B-Die производства Gskill.
Для чипов Hynix нужно повышать tRFC, tFAW и tWR c tWTR_S.
twr all chip Samsung : 10-12
twr all chip Hynix : 17-22
tfaw all chip Samsung : 12-16 (12 возможно, но неправильно)
tfaw Hynix MFR : 30-38
tfaw Hynix AFR : 17-22
All chip Samsung :
twtr_L: 6-8
twtr_S : 1-3 (1-2 возможно, но неправильно)
Hynix MFR :
twtr_L: 7-8
twtr_S : 6-7
Hynix AFR :
twtr_L: 6-8
twtr_S: 6-8
tRFC Hynix =+100 tRFC Samsung
tWR>=8 ns (для отсутсвия ошибок по мнению AMD)
Формулы (для удобства).
tWRPRE=4+tWR+tCWL
tRDPRE=tRTP
tRDPDEN=tCL+5 - только для режима энергосохранения
tWRPDEN=4+tWR+tCWL=tWRPRE - только для режима энергосохранения
tWRRD_dg(sg)=CWL+6+tWTR_S(L) по JEDEC должно быть +4
tRDWR_dg(sg)=CL-CWL+6(7) по JEDEC, реально больше. Кроме того во формуле не зависит от частоты, а в реальности - зависит.
tWR+tRTP=minimum (оптимально 12 и 6 или 16 и 8). По JEDEC tWR=2xtRTP
RTL_INIT=35+ CL*2
RTL=io-l+iol-offset+CL*2 (ориентировочно)
tRC=tRAS+tRP
N.B. Несмотря на то, что используются только две односторонних планки памяти, на некоторых платах нужно для стабильности правильно устанавливать тайминги _dr и _dd, так как их установка в авто ведет к нестабильности.
Режим энергосохранения лучше всего выключить, но в биосе этой возможности нет.
Для плат асус его можно выключить с помощью асусмемтвик из-под Windows.
Кроме того на платах асуса можно изменять многие тайминги из-под windows с помощью асус мемтвика (лучше использовать версию для вашей платы).
P.S. С форумчанином с руоверов nucl3arlion доделываем таблицу в excel в виде калькулятора. Скоро будет.
Требования для первого сообщения.
Скриншоты вольтажей в hwinfo в стресс-нагрузке на память , тайминги чипсета из AsrockTC, и SPD из Taiphoon.
Исправлено: anta777, 10.11.2022 14:28