Именно!

VLev
Диаметр пластин для литографии тоже менялся. 200мм - 300мм. 450мм в перспективе. Соответственно, стоимость кристаллов равной площади пропорционально уменьшалась.

Вопрос: ядро процессора, если загружено, функционально работает на 100% или обратно пропорционально количеству элементарных команд? Грубо говоря, данные над двумя операндами выполняются одновременно по всем операциям (умножение, деление, сложение и т.п.), с последующим выбором нужного результата, или неактивные блоки находятся в спящем состоянии? В первом варианте скорость возрастет из-за отсутствия дополнительной логики на входе подблоков элементарных операций, во втором - существенно увеличивается энергоэффективность.

Упрощенно:
Сколько "транзисторов" единовременно работает в ядре? И каков их относительный процент?
Сколько потребляет базовый элемент (например, 2И-НЕ) в процессоре на частоте переключения, например, 5 и более ГГц? 10ГГц?

Alex7683 Диаметр пластин для литографии тоже менялся. 200мм - 300мм. 450мм в перспективе
не на этой картинке -- она только про 300мм пластины.
TSMC перешла на 300мм пластины в 2000г, начиная с техпроцесса 130нм. А на 450мм не стала переходить, причины недавно озвучивались инсайдером.

Вопрос: ядро процессора, если загружено, функционально работает на 100% или обратно пропорционально количеству элементарных команд?
1. почему "обратно"? да и не "пропорционально", там более сложные зависимости, нелинейные. Наверное, в первом приближении аппроксимации, как обычно, подойдёт логистическая кривая.
2. зависит от архитектуры, микроархитектуры и реализации. Последние лет 20 стремятся ко второму, но идеала пока не достигли.
Гуглите "тёмный кремний".

VLev
"Мозг объединяет 100 триллионов синапсов, которые работают, потребляя менее 20W, и служат живым доказательством возможности высоко параллельных и при этом в основном «темных» вычислений."

https://habr.com/ru/company/intel/blog/158223/

Alex7683

> 450мм в перспективе

Эта перспектива внимательно рассматривалась и была отложена на неопределённый срок.

> Вопрос: ядро процессора, если загружено, функционально работает на 100% или обратно пропорционально количеству элементарных команд?

Ваш вопрос непонятен. Точнее, непонятны утверждения, между которыми вы выбираете.

> Мозг объединяет 100 триллионов синапсов, которые работают, потребляя менее 20W, и служат живым доказательством возможности

Никакому доказательству они не служат.

bess_temporary
Суть в том, что можно одновременно выполнять над двумя операндами множество операций, например, умножение и сложение. Используя "темный" кремний, один из функциональных блоков блокируется (т.к. одно из вычислений не требуется). При этом это уменьшает быстродействие, т.к. разблокировка в случае необходимости требует времени.

Boris Usievich
Что сказать-то хотели?
Идея прекрасно работает в модели на ПЛИС. Даже если некоторые операции требуют разное количество тактов. По крайней мере, без "темного" кремния.

Исправлено: Alex7683, 23.11.2022 12:59

Alex7683

> Суть в том, что можно одновременно выполнять над двумя операндами множество операций, например, умножение и сложение

Что такое "можно"? Если есть такие операции (например, A=B+C и D=E*F), то они, конечно, будут выполняться одновременно. При условии, что хватает функциональных устройств. А как же иначе?

> Используя "темный" кремний, один из функциональных блоков блокируется

Что такое "тёмный кремний", что такое "блокируется" и зачем?

bess_temporary
Так выше по ссылке было описание. Блокирование неиспользуемой части кристалла в целях повышения энергоэффективности.

Alex7683
Вы выдумали какую-то хрень про блокирование и медленную разблокировку. Вы серьезно думаете, что в процессоре сумматор или умножитель "блокируется" в каких-то случаях?

Alex7683

> Так выше по ссылке было описание

Там выше по ссылке непонятный поток слов, о чём мною было сразу сказано. Вы же опять меня отсылаете к этому потоку слов

Boris Usievich
Это вы бред написали. Я в первом посте указал о двух возможностях: либо приоритет по скорости, либо упор на энергоэффективность. Сумматор "ничего" не жрет, согласен, в умножителе и делителе энергопотребление в разы выше.

bess_temporary
Дык, вроде русским языком написано
https://habr.com/ru/company/intel/blog/158223/

Или Вы другую статью открыли?

Я не открывал никакую статью, а просто попросил уточнить ваш вопрос. Отказ от уточнения означает, что этот вопрос вас больше не интересует.

bess_temporary
Интересует, но ответ на него слишком очевиден, чтобы имело смысл задавать вопрос. "Темный" кремний - это функциональная реализация в аппаратуре, а не кремний, специальным образом подготовленный, по аналогии с "растянутым".

Вам осталось придумать, что такое "блокируется" и зачем блокируется

bess_temporary
Про это тоже написал
Скорость vs энергоэффективность

Похоже, что проблемы с русским языком как раз у вас, а не у меня.

Впрочем, "хабр" - это не тот источник информации, на который следует обращать внимание.

bess_temporary
А какова ваша интерпретация понятия "темного" кремния?
Я взял первую попавшуюся статью и для меня она показалась информационно-достаточной. По крайней мере - ее первая часть, где описана общая идея и ее предпосылки.

Никакая. Каждый вкладывает свой смысл.

Дело в общем-то не в терминах. А в сути. Суть в вашем изложении непонятна. Наверное, она столь же непонятна и в изложении статьи на "хабре". Не читать же её специально ?

Впрочем, я просмотрел по диагонали и не понял пафоса. Никакой проблемы неиспользования части площади (точнее, части устройств) в каждый конкретный момент нет. И никакой предопределённости к возрастанию этой части тоже нет. Это всего лишь свойство микроархитектур. Чем она сложнее (ради производительности), тем больше в ней избыточности. И это не хорошо и не плохо. Просто свойство.

Если вы усмотрели в статье более глубокие мысли, то просто изложите их или отквотьте.

bess_temporary
Дело в идее. О существовании "темного" кремния в процессоре я догадывался, но не думал о целесообразности.
Эта идея мне интересна практически, как устроен современный процессор интересно, но не более того.
Больше интересует, например, реализация некоторой донельзя упрощенной его модели, пригодной, например, для реализации компенсации погрешностей масштабирования и сдвига в АЦП.
Несколько расстраивает, что приходится для интересуемых АЦП это реализовывать аппаратно, т.к. в оном типе компенсация отсутствует, а программно это также нельзя реализовать, т.к. ни контроллера, ни процессора в аппаратуре не предусмотрено.
И я рассматриваю идею "темного" кремния исключительно через призму варианта реализации собственного "нанопроцессора", с той лишь разницей, что для его построения я вовсе не был обременен никакими понятиями "темности". И не использовал.
Но подумывал Хотя это имело исключительно теоретический интерес.
А про официальное описание "темного" кремния узнал только сегодня

Alex7683

> О существовании "темного" кремния в процессоре я догадывался, но не думал о целесообразности.

Его не существует. Автор заметки придумал это слово. Авторы других заметок употребляют то же слово совсем в другом смысле. Главное - не слово, а проблема. Нужно обсуждать проблему (если она есть).

Про АЦП ничего не скажу.

> А про официальное описание "темного" кремния узнал только сегодня

Где вы увидели "официальное" ?

bess_temporary
В любом случае, эта идея должна работать.
В моем проекте нет никакой "темности". Но это потому, что частота относительно невелика. Было бы по-другому, и мне пришлось бы задуматься. Т.к. идея на поверхности.
К слову, у меня в "процессоре" всего порядка 15 команд, больше не требуется, и все они над двумя операндами выполняются параллельно. А потом через мультиплексор на выходе просто выбирается нужный вариант результата.
Поэтому я и задумался:
"Даже если это и работает, ведь можно сделать по-другому? Более "энергоэффективно"

Если в вашем процессоре на выполнение этих 15 команд тратиться несколько тактов синхросигнала, то стоит подумать о clock_gating. На те регистры, которые не нужны в данный момент перекрывается подача синхросигнала.

https://en.wikipedia.org/wiki/Clock_gating

oratie
В учебнике по Xilinx настрого запрещалось подавать CLK на логику и далее использовать в качестве синхросигнала. Теряется "когерентность синхронности".
Но идея интересная

И потом, у меня все команды выполняются за 1 такт (кроме деления). Даже не представляю, как один фронт CLK можно заблокировать...

Эта техника, конечно, только для многотактовых блоков. Синхросигнал блокируется для триггеров.

в данном случае был совет не подавать клок на логику, а перед каждым модулем иметь буферные регистры, клоками которых уже можно управлять.

Alex7683

К слову, у меня в "процессоре" всего порядка 15 команд, больше не требуется, и все они над двумя операндами выполняются параллельно. А потом через мультиплексор на выходе просто выбирается нужный вариант результата.

Вы можете использовать на входах комбинационных схем, выполняющих команды, регистры и включать только один из них, соответствующий выполняемой операции, на входах остальных схем сигналы меняться не будут, в них не будет потребления из-за переключения вентилей. Либо вместо регистров включать распространение сигнала по И с соответствующими сигналами включения, в этом случае сигналы включения должны быть очищены от гонок. Но всё это может быть не слишком эффективно в FPGA, основное потребление может быть в других местах, связанных с самой структурой FPGA.

Cheetah X-15 https://gadgets-news.ru/wafers-price-2004-2022/

Артура
глава NVIDIA заявил, что знаменитый закон Мура давно не работает
лучше бы прямо сразу заявил гоните большей шекелей
закон у него сломался

Intel рассказала, откуда возьмёт десятки миллиардов долларов на новые предприятияВ принципе грамотный ход.
Поставив все на х86 могли и пролететь сильно.
А так по любому деньги можно зарабатывать.

At #IEDM22 today, @TokyoElectronUS
will present 1 micron and 500nm wafer-to-wafer hybrid bonding on 300mm wafers with a median 30nm displacement.

For context, right now Intel has showcased plans to 10 micron (more to come on this later), and TSMC is shipping 9 micron with AMD.
HBI doesn't take into account the quality of the connection regarding speed or power or inductive effects, just the physical implementation. The everything else bit still needs to be worked out of course before volume manufacturing

Sony has presented their 1um already, and bit detail on the Tokyo tool there btw.
https://www.semianalysis.com/p/packaging-developments-from-ectc?s=w

The process is mostly the same for TSMC’s hybrid bond. They start with completed wafers, form a new layer for bond pads, etch it down, deposit a seed layer, electroplate. Next, they thin and dice the top die wafers. Special care is given to keep them clean. A plasma activation is done, and the dies are bonded.

прогресс идет, но они так только через 5 лет, до блоков логики доберутся в 3D stacking...

Не знал, что делают на уровне вафли. Или только собираются делать ?

Если честно, шаг в 10 мкм представляется достаточным для полноценного соединения чипов, т.е. без снижения ширины магистралей. Интел даже сделал с шагом 55 мкм - но для этого пришлось удваивать частоту и усложнять PHY, в результате чего выросла задержка на стыке (до 2.4 нс с 0.4 или 0.8 нс).