Следующие серверные процессоры Intel -- Ice Lake-SP, платформа Whitley -- должны выйти в начале 2021 года. И утечек, и официальной информации от Интела по ним уже довольно много.

Например, про Ice Lake-SP известно, что они будут поддерживать PCIe 4.
А про Sapphire Rapids -- что будут поддерживать DDR5 и, похоже, ещё и HBM.

Уже явно назрела необходимость создания отдельной ветки по этим предстоящим серверным процессорам, чтобы в ней сосредоточились все обсуждения (ранее, за неимением таковой, шедшие в ветках по десктопным и мобильным Rocket Lake и Tiger Lake).

Итак, начинаем - про Sapphire Rapids Из фотографии контактов видно, что в корпусе располагается два кристалла, повернутых под углом 180 градусов (выдумки идиoтов с ixbt.com про 4 кристалла не обсуждаем). Кое-кто такой же вывод делает из выпуклостей теплораспределительной крышки, но площадь этих выпуклостей существенно превышает площадь кристаллов, так что по ним судить ни о чем нельзя. Хотя понятно, что опциональные столбики HBM тоже располагаются под ними.

Более интересный вопрос - использование мостов EMIB. Достаточно очевидно, что они будут использоваться для подсоединения HBM (уже опробованная технология). Вопрос о соединении кристаллов. EMIB здесь тоже был бы очень хорош, но тогда кристаллы должны были бы стоять вплотную друг к другу, без зазора. Но по форме выпуклостей можно предположить, что они немного отдалены друг от друга.

Ну и еще вопрос. Для соединения с другим процессором и с GPU будет использоваться интерфейс CXL на основе физического уровня PCIe-5 (до 32 GT/s). Интересно, а каким будет интерфейс между кристаллами процессора - на таком расстоянии можно было бы сделать что-то быстрое и проприетарное (если все-таки не EMIB).

bess_temporary
выдумки идиoтов с ixbt.com про 4 кристалла не обсуждаем
Возможно, еще 2шт - это как раз HBM. Тогда все сходится.

Для соединения с другим процессором и с GPU будет использоваться интерфейс CXL на основе физического уровня PCIe-5 (до 32 GT/s). Интересно, а каким будет интерфейс между кристаллами процессора - на таком расстоянии можно было бы сделать что-то быстрое и проприетарное (если все-таки не EMIB).
Думаю, будет тоже CXL. Исходя из нескольких моментов:
1. унификация удобна и в отладке, и в снижении себестоимости
2. изобретать что-то дополнительное нет особого смысла
3. потенциальные риски разработки с двумя новыми интерфейсами выше, чем с одним.

Ну и самое главное - не видно причин городить специальный интерфейс между отдельными кристаллами, когда CXL очевидно должен уметь работать в таком режиме.

matik

> Возможно, еще 2шт - это как раз HBM. Тогда все сходится.

Нет, там была ни на чем не основанная выдумка про 4 процессорных кристалла. А столбиков HBM тоже ожидается 4 (в тех конфигурациях, которые заслуживают).

> Думаю, будет тоже CXL

CXL медленный. Применительно к масштабам, конечно. Хотя все равно в разы быстрее, чем сейчас.

Еще я позабыл, какая DDR5 ожидается - 4400 или 4800.

Sapphire Rapids, вид снизу из этой новости https://www.ixbt.com/news/2020/12/12/intel-xeon-sapphire-rapids.html



и из этой https://www.ixbt.com/news/2021/02/04/intel-xeon-4-sa…ess-5-0-ddr5.html



Правда, про второго написано 4677-X. Ну и по виду понятно, что это разные процессоры.

bess_temporary
Еще я позабыл, какая DDR5 ожидается - 4400 или 4800.
4800
ниже вроде и не будет
и интересно, что все ранние промо-фото Hynix были с наклейками на 5200

Sapphire Rapids, вид снизу из этой новости
Неужто шмогла в 10-нм SuperFin

Давно шмогла - фотографии уже несколько месяцев ходят. Вопрос в другом - почему два разных разъема ? Если что, ножки в первом (более раннем) разъеме я пересчитал

bess_temporary
Вопрос в другом - почему два разных разъема ?
Могут отличаться версии для 1s/2s и 4s/8s

Могут. Но так уж надо ? Кстати, ещё и 1S может быть - для HEDT. Как раз буква X намекает

На самом деле могут еще различаться по принципу HBM - noHBM.

Но мне больше нравится первый сокет - там хорошо видная симметрия с поворотом на 180 градусов, подтверждающая наличие двух процессорных чипов

Добавление от 04.02.2021 23:37:

Ещё одна версия - в новом 4 процессорных кристалла (+ 4 HBM)

Добавление от 04.02.2021 23:39:

Уж не зафигачили ли они 120 ядер на пониженной частоте ?

Кстати, кто знает: зачем контакты на процессоре имеют разный размер?
(по краям и ещё в нескольких местах площадки меньше, а промежутки больше)

Это группы контактов разного назначения и потому с разными требованиями, или же чисто конструктивное решение (например, что пины в сокете с краёв могут сильнее деформироваться)?

https://www.tomshardware.com/news/sapphire-rapids-pictured-lga4677


4 кристалла и EMIB?

bess_temporary
Но так уж надо ?
Ну как "надо"... Интел почти всегда разделял 2S и 4S\8S системы, это больше вопрос маркетингового позиционирования, нежели технических различий (хоть и они бывали тоже).

Кстати, ещё и 1S может быть - для HEDT. Как раз буква X намекает
Да, но обычно Интел делал HEDT из серверного кристалла. Поглядим.

Уж не зафигачили ли они 120 ядер на пониженной частоте ?
Это был бы неплохой ответ Но не думаю, честно говоря.


Ещё одна версия - в новом 4 процессорных кристалла (+ 4 HBM)
Boris Usievich
4 кристалла и EMIB?
Никто не против, но сомнения гнетут. Слишком большое изменение, вот так сразу вряд ли сделают. Им бы сначала в диапазон 64 - 96 ядер что-нибудь сделать....

matik
Слишком большое изменение, вот так сразу вряд ли сделают.
они уже потренировались на кошках (Lakefield)

Boris Usievich

The backside of the processor from December actually looks like the backside of an LGA4189 CPU, which means that it might not be a Sapphire Rapids in an LGA4677 package. Meanwhile, since the front side of the device has two bulges and does not look like the front side of Intel's Cooper Lake or Ice Lake-SP CPU, it is indeed an unannounced processor that allegedly uses an MCM design.

Это о первой из приведённых мной фотографий (я её приводил ещё 31 декабря, вместе с видом сверху). И число контактов там (при грубом подсчете) соответствует как раз "Сапфиру", а не "Айсу".

В общем, всё это очень мутно. И размеры склееных кристаллов на последних фото не лезут ни в какие ворота - да и HBM там нету.

> (Lakefield)

Опыт Lakefield пойдёт в большие GPU.

matik

> Интел почти всегда разделял 2S и 4S\8S системы, это больше вопрос маркетингового позиционирования, нежели технических различий

Не понял. В последнее время Интел использовал одинаковые кристаллы для 1/2S и для 4/8S (не считая промежуточного продукта Cooper Lake).

bess_temporary
ну фото легко может быть фейком

По моим оценкам, здесь более 5000 контактов. Примерно 94 ряда на 58 элементов минус два островка в центре. Наверное, это GPU. А подпись на чертеже про 4677 - враньё.

А для GPU 4 больших кристалла и EMIB - это как раз нормально. Ну и частота 1.3 GHz тоже.

GPU не ставят в сокет. Их сразу распаивают.

Может, это тестовый GPU ? В любом случае, пока что не лезет ни в какие ворота. Разве что на каждом кристалле 30 или 40 ядер

Добавление от 05.02.2021 22:09:

https://pbs.twimg.com/media/EtdFwZwXAAEVWTs?format=jpg&name=small

Ей-богу, это вариант процессора "Смерть Амазону!". Четыре кристалла по 420мм2 (и без HBM) - наверное, по 28 ядер на кристалл ?

Добавление от 05.02.2021 22:16:

Пересчитал еще раз, там определенно больше ножек, не 4677. Примерно 94x58 минус два раза по двести - получается чуть более 5000 !!!

Добавление от 05.02.2021 23:00:

А на декабрьском сокете чуть-чуть недостает до 4670, буквально сотню контактов. Или надо считать тщательнее

Готовили монстра при Своне, но всю славу получит Гелсингер
Абыдна будэт

Ice Lake-SP уже вот-вот должен появиться: гугление по буквосочетанию "X12SPi" даёт кучу результатов в разных забугорных инет-шопах, хоть пока только "предзаказ", но уже с ценами (жаль, что из характеристик пока только "LGA4189").

("X12SPi" я указал наугад, но догадка сработала: "X11SPi" -- название одной из старших 1-сокетных материнок Supermicro под 3649, следующее поколение должно быть "X12", а буквы названия модели обычно остаются теми же.)

Так что -- ждём, скоро будет интересно.

а есть у кого нить понимание, почему не будет 4х сокетных?

Потому что времянка. 4-сокетники раскручиваются на "Куперах" (и 8- тоже), у них много линков UPI. А уж потом, наверное, будут делать на "Сапфирах".

Исправлено: bess_temporary, 26.02.2021 11:22

BlazeBlaze
Потому, что CooperLake туды нацелены.
bess_temporary
Да, всё верно, следующие 4S/8S будут Sapphire Rapids - судя по роадмапам.

a_shats

> следующие 4S/8S будут Sapphire Rapids - судя по роадмапам

А что, там прямо так и написано про 4S/8S ? Хотя это вполне естественно. И межпроцессорный интерфейс на основе PCIe5 значительно ускорится.

в презенташках было 1-8S

Если каждый процессор состоит из двух кристаллов, то всего получится 16 (в максимуме). Если связь между кристаллами по EMIB-у, то ещё ничего. А если по CXL, как между процессорами, то уже хуже.

Еще одна материнка под Ice Lake-SP засветилась уже официально:

1. "Axiomtek Unveils IMB700 Motherboard, LGA4189 For Intel Ice Lake-SP" -- новость на Anandtech.
2. Страница на фо.сайте -- "ATX Motherboard with LGA4189 Socket Intel Xeon Scalable - IMB700".
3. И там ещё и PDF-датагит есть.

Из любопытного:

• Чипсет указан C621A -- по сути, тот же младший C621, что работает со Skylake-SP и Cascade Lake в LGA 3647. Только у этой модификации, как и у C627A и C629A, значится наличие всего 1 MAC вместо 5 у C621, и дата выпуска Q2'2020.
• И, кстати, этот же C621A стоит в единственной пока официально объявленной Супермикре X12 -- X12QCH+, 4-сокетной для LGA4189 под Cooper Lake.
  А Cooper Lake -- это июнь 2020, т.е., как раз Q2'2020. Очевидно, под Cooper Lake эти C62xA и делались.
• Откуда можно додумывать, что Cooper Lake и Ice Lake-SP -- по сути, должны были быть вариацией одной платформы, только под разное число сокетов. Но что-то где-то не срослось и Cooper выпустили раньше (вовремя?), а Ice-SP с опозданием (ну да, собирались-то в августе 2020).
  Только разные варианты PCIe с этим не очень клеятся (хотя, в LGA1200 ровно та же картина для разных поколений).

P.S. Вот кто бы мог подумать -- Axiomtek! Мне эта контора раньше встречалась только в связи с малоизвестной (увы) экзотикой MicroTCA, а тут вдруг -- одна из первых материнок для ещё не вышедшей платформы...

bolkhov

Я что-то не понимаю. На этих материнках по 6 слотов памяти. То есть Ice Lake получается урезанный.

> Cooper Lake и Ice Lake-SP -- по сути, должны были быть вариацией одной платформы, только под разное число сокетов

И под разное число каналов памяти. А то, что Cooper он вышел практически на год раньше, чем Ice, так ведь он всего лишь модификация Cascade Lake с добавленными линками UPI.

Да, в комментах к новости это уже тоже обсуждали.

Думаю, это именно материнка "обрезанная", а не Ice Lake:

• Туда больше просто не влезел -- места нет.
• Влезло бы, если либо за счёт PCIe-слотов, либо форм-фактор E-ATX, либо крайний слот "справа" будет на самом краю матери.
  Но...
• Axiomtek -- производитель не серверов, а промышленных ПК и всяких встраиваемых решений, а там намного важнее возможности расширения (в частности, слоты PCIe), а объёма ОЗУ обычно и так выше крыши, даже с меньшим числом каналов.

Кстати, а как соотносятся размеры сокетов 3649 и 4189? Последний, случаем, не шире ли?

P.S. Схемы 4189 в сети есть, но я так и не понял в чём различие между 4189-4 и 4189-5, которые для Cooper и Ice... Или разница только в назначении контактов?

Так у них ещё и сокеты разные ? Или по крайней мере совместимые ?

Не менее интересен вопрос о сокете для "Сапфира" 4677. Мелькали два варианта этого сокета, причём в последнем оказалось более 5000 ножек, хотя подписан он был как 4677-X

>более 5000 ножек, хотя подписан он был как 4677-X
"ложноножки"