matik
Они не лучше. Они достаточно производительные для некоторых видов задач (фоновых процессов, например). Слово "лучше" здесь не подходит.
Интел вполне однозначно показал для чего они.
Для увеличения "throughput performance". 4 ядра gracemont на 80% быстрее 4-x потоков Skylake.
https://www.anandtech.com/show/16881/a-deep-dive-int…roarchitectures/4
Но вам-то виднее чем инженерам Интел!
Забавно, что клоны скайлейка ещё в этом году выпускались как последний писк инженерной мысли Интел для десктопа, а тут вдруг стали подходить лишь "для фоновых процессов"
Кстати как там процесс экстренного переобувания в воздухе?
Маленькие ядра это уже хорошо или всё ещё достаточно "правильный" (сиречь от Интел) DVFS делать
Intel classifies the performance levels on Alder Lake in the following order:
One thread per core on P-cores
Only thread on E-cores
SMT threads on P-cores
That means the system will load up one thread per P-core and all the E-cores before moving to the hyperthreads on the P-cores.
Как видите, SMT на самом конце в плане полезности.
Я даже не удивлюсь если в конце концов от SMT избавятся - это источник глюков и уязвимостей.
Вот налепят ещё более мелких ядер, а не "средних" как сейчас.
И привет трёхкластерная архитектура
Потому что могут. А АРМы - не умеют.
Eight A72 at 4GHz
Они не лучше. Они достаточно производительные для некоторых видов задач (фоновых процессов, например). Слово "лучше" здесь не подходит.
Интел вполне однозначно показал для чего они.
Для увеличения "throughput performance". 4 ядра gracemont на 80% быстрее 4-x потоков Skylake.
https://www.anandtech.com/show/16881/a-deep-dive-int…roarchitectures/4
Но вам-то виднее чем инженерам Интел!
Забавно, что клоны скайлейка ещё в этом году выпускались как последний писк инженерной мысли Интел для десктопа, а тут вдруг стали подходить лишь "для фоновых процессов"
Кстати как там процесс экстренного переобувания в воздухе?
Маленькие ядра это уже хорошо или всё ещё достаточно "правильный" (сиречь от Интел) DVFS делать
Intel classifies the performance levels on Alder Lake in the following order:
One thread per core on P-cores
Only thread on E-cores
SMT threads on P-cores
That means the system will load up one thread per P-core and all the E-cores before moving to the hyperthreads on the P-cores.
Как видите, SMT на самом конце в плане полезности.
Я даже не удивлюсь если в конце концов от SMT избавятся - это источник глюков и уязвимостей.
Вот налепят ещё более мелких ядер, а не "средних" как сейчас.
И привет трёхкластерная архитектура
Потому что могут. А АРМы - не умеют.
Eight A72 at 4GHz