Главная iXBT.com Конференция Блоги Games Видео Market Prosound ПроБизнес РегистрацияВойти | |
bess_temporary Advanced Member 10856/10973 ответов, #1 в рейтинге 7 лет на iXBT, с января 2018 1 фото на iXBT.photo Чаще пишет в "Процессоры" (98%) Россия, iXBT.com c 1997 г. |
Omega Member | bess_temporary мне то что, они сами путаются, не до всех ещё в Интел memo про обязательное употребление новых маркетинговых терминов дошли, и были приняты всем сердцем. |
BlazeBlaze Member | в том то и дело, что интел стал уныл и реактивен. конкурент переименовал 10нм в 7нм когда это еще не было мейнстримом. ну и с чиплетами тоже не хорошо, у амд честный чип, никаких "лет". |
Omega Member | BlazeBlaze на этом же Hotchips IBM только что назвало свою склейку из двух чипов через подложку Dualchip, полностью Dual Chip Module (сокращенно DCM). Кто что выдумал, то и продает... |
s0rr0w Member 4481/4748 ответов 20 лет на iXBT, с января 2005 Чаще пишет в "Процессоры" (94%) | Пропаганда была. Звучала она так: истинные виртуозы умеют делать многоядерный монокристалл. Неумёхи используют клей. Пришло время переписывать методички... |
Omega Member |
Raytracer77 Member 22938/46732 ответов, #35 в рейтинге 12 лет на iXBT, с августа 2012 Чаще пишет в "Процессоры" (41%) Россия, Новороссийск-Москва | проблема собственно не в чиплетах, а в вялом AMD-шном интерконнекте что-то подсказывает, что Интел предложит более быстрое решение |
s0rr0w Member 4482/4749 ответов 20 лет на iXBT, с января 2005 Чаще пишет в "Процессоры" (94%) | Как только предложит - так и будем обсуждать. |
BlazeBlaze Member |
vaddieg Member 2118/25812 ответов 17 лет на iXBT, с декабря 2007 Чаще пишет в "Юмор" (45%) Германия, Швайнхунденхассель |
yd77 Member | BlazeBlaze это тайлы "Every thread has full access to all resources on all tiles" они специально опустили слово - "равноправный" доступ? Добавление от 24.08.2021 12:59: bess_temporaryПоскольку издавна под чиплетами понималось совсем другое и что именно? А вовсе не склейки соединялки на текстолите а кто называет соединялки - чиплетами? Добавление от 24.08.2021 13:02: Raytracer77проблема собственно не в чиплетах, а в вялом AMD-шном интерконнекте что-то подсказывает, что Интел предложит более быстрое решение 1 - на скорость приложений это не влияет, только циферки в синтетических бенчах типа АИДЫ 2 - через сколько времени предложит? через 3-4 года? |
BlazeBlaze Member | "они специально опустили слово - "равноправный" доступ?" он и так равноправный. у всех одинаковые права "а кто называет соединялки - чиплетами?" - AMD |
Boris Usievich Member | yd77 сходите в словарик на предмет значения слова full |
yd77 Member | BlazeBlaze "а кто называет соединялки - чиплетами?" - AMD соединялки - это то что соединяет. Еще раз - где АМД называет соединялки - чиплетами? Boris Usievich сходите в словарик на предмет значения слова full ты уже сходил? нашел что full == equal ? Добавление от 24.08.2021 13:16: если интел зная про проблемы чиплетов АМД специально не указал что такой проблемы у интел не будет - значит у них тоже будетэто ведь очевидно |
Boris Usievich Member | yd77 full == equal ? Это видимо только в словарике для фанатов Apple. Возьмите что-то поприличнее :) для особо одаренных на слайде прямым текстом написано тут правда слова посложнее 'full', не факт, что дойдет Provides consistent low latency & high cross-section BW across the entire SoC Исправлено: MVT, 24.08.2021 15:00 |
yd77 Member |
Boris Usievich Member |
yd77 Member |
bess_temporary Advanced Member 10857/10974 ответов, #1 в рейтинге 7 лет на iXBT, с января 2018 1 фото на iXBT.photo Чаще пишет в "Процессоры" (98%) Россия, iXBT.com c 1997 г. | Omega > не до всех ещё в Интел memo про обязательное употребление новых маркетинговых терминов дошли, и были приняты всем сердцем. Но мы же в с вами не в Интеле и должны пользоваться не маркетинговыми, а техническими терминами Кстати, термин "чиплет", как он употреблялся изначально, означал, как правило, создание эквивалента одного чипа из нескольких. А вовсе не элемент многочипового процессора. С этой целью издавна используется выражение "многочиповый модуль" (можно "процессор"). Так что маркетинговыми фантазиями в данном случае занимается вовсе не Интел, а AMD BlazeBlaze > интел стал уныл и реактивен "Уныл" и "реактивен" - как-то не согласуется Raytracer77 > что-то подсказывает, что Интел предложит более быстрое решение Он его уже не раз использовал. Да и известно всё про это решение. Оно не быстрое и не медленное - оно на блоке кристаллов сохраняет те же характеристики, что и на каждом кристалле. Было быстро - здесь тоже будет быстро. Если бы было не очень, то и здесь будет не очень |
VDN Member | bess_temporary Кольцевая сеть - это тоже коммутатор. В каком-то виде - да. Но у неё разные задержки при пересылке между разными портами, поскольку она таки набор более простых коммутаторов. Кстати - эти разные задержки как-то не очень заметно в тайминге пересылок L1-L1 у ананда. Поскольку издавна под чиплетами понималось совсем другое. А вовсе не склейки на текстолите. Так у AMD и не склейки. Вполне себе нормальные чиплеты, объединённые высокоскоростным интерконнектом. Вот у интела - таки да - будут именно склейки через емиб, с сохранением внутрикристальной логики взаимодействий. |
bess_temporary Advanced Member 10858/10975 ответов, #1 в рейтинге 7 лет на iXBT, с января 2018 1 фото на iXBT.photo Чаще пишет в "Процессоры" (98%) Россия, iXBT.com c 1997 г. | VDN > Но у неё разные задержки при пересылке между разными портами, поскольку она таки набор более простых коммутаторов. А у простого всегда ли одинаковые ? Да и какая разница, если разброс составляет очень маленькую долю от времён доступа к кэшу и памяти. > Вполне себе нормальные чиплеты, объединённые высокоскоростным интерконнектом. Вот у интела - таки да - будут именно склейки через емиб, с сохранением внутрикристальной логики взаимодействий. Это да, любая терминология подходит. Всё зависит от того, сильно ли обижается формулирующий и сильно ли он хочет обидеть нелюбимое изделие Но всё равно, переезжать через реку по мосту, не меняя улицы и не снижая скорости, гораздо приятнее, чем сворачивать на пристань, пересаживаться на корабль, переплывать и опять пересаживаться и сворачивать |
Serjio77 Member 145/259 ответов 16 лет на iXBT, с февраля 2009 Чаще пишет в "Процессоры" (62%) Беларусь, Минск |
bess_temporary Advanced Member 10859/10976 ответов, #1 в рейтинге 7 лет на iXBT, с января 2018 1 фото на iXBT.photo Чаще пишет в "Процессоры" (98%) Россия, iXBT.com c 1997 г. | Какой кривой ? В кольцевой сети процессоров Интела предыдущих поколений (про нынешнее не скажу) данные перемещаются по кольцу с частотой, равной половине частоты шины. То есть менее 0.5 нс на один стоп. То есть среднее перемещение до адресата - 3-3.5 стопа плюс дополнительный двойной такт - получается 2 нс или чуть больше. А суммарный вклад в время чтения из L3-кэша - в два раза больше, т.е. около 4 нс. А сколько у "обычного" коммутатора ? P.S. Почему вас волнует разница во времени перемещения ? Время перемещения никто не видит, видна только суммарная латентность. P.P.S. В нынешних поколениях пропускная способность удвоена - либо за счёт ширины, либо за счёт частоты. Соответственно, задержки могли снизиться. Добавление от 24.08.2021 16:31: P.P.P.S. Я отвечал про кольцевую сеть. А решётка обсуждалась в контексте соединения кристаллов. |
VDN Member | bess_temporary А у простого всегда ли одинаковые ? У идеального - да. Да и какая разница, если разброс составляет очень маленькую долю от времён доступа к кэшу и памяти. Ну как бы 4 такта шины в наихудшем случае должно быть заметно. Но всё равно, переезжать через реку по мосту, не меняя улицы и не снижая скорости, гораздо приятнее, чем сворачивать на пристань, пересаживаться на корабль, переплывать и опять пересаживаться и сворачивать Зато на корабле можно и через реку (IFOP) и через океан (IFIS), не меняя логики взаимодействий |
bess_temporary Advanced Member 10860/10977 ответов, #1 в рейтинге 7 лет на iXBT, с января 2018 1 фото на iXBT.photo Чаще пишет в "Процессоры" (98%) Россия, iXBT.com c 1997 г. | VDN > У идеального - да. Думаете, такие существуют ? Боюсь, что никто не знает, как устроен "правильный коммутатор", объединяющий хотя бы 5-6 агентов в процессоре. А уж на 9-10 агентов таких, наверное, и не существует. > Ну как бы 4 такта шины в наихудшем случае должно быть заметно. Приведите, пожалуйста, ситуацию, в которой это можно было бы заметить. > Зато на корабле можно и через реку (IFOP) и через океан (IFIS), не меняя логики взаимодействий Через реку - каждый день, через океан - раз в месяц. Что нужно оптимизировать в первую очередь ? Да и кому нужно сохранение "логики взаимодействия" ? |
mrzet Member | Да и какая разница, если разброс составляет очень маленькую долю от времён доступа к кэшу и памяти. именно поэтому по пожеланиям трудящихся увеличили латентность L1D до 5 тактов )))Ну как бы 4 такта шины в наихудшем случае должно быть заметно. |
bess_temporary Advanced Member 10861/10978 ответов, #1 в рейтинге 7 лет на iXBT, с января 2018 1 фото на iXBT.photo Чаще пишет в "Процессоры" (98%) Россия, iXBT.com c 1997 г. | В огороде бузина ... |
VDN Member | bess_temporary Приведите, пожалуйста, ситуацию, в которой это можно было бы заметить. Работа с часто изменяемыми общими данными в L1. Впрочем, у Zen 3 задержка на пересылку L1 - L1 внутри CCD около 15 ns, дополнительные 1.2 ns можно и не заметить... Да и кому нужно сохранение "логики взаимодействия" ? Тому, кто любит считать деньги. Когда у вас многопроцессорная система получается из однопроцессорной тупым подключением нескольких процессоров в общую сеть IF - это дёшево и красиво. |
bess_temporary Advanced Member 10863/10980 ответов, #1 в рейтинге 7 лет на iXBT, с января 2018 1 фото на iXBT.photo Чаще пишет в "Процессоры" (98%) Россия, iXBT.com c 1997 г. | VDN >> Приведите, пожалуйста, ситуацию, в которой это можно было бы заметить. > Работа с часто изменяемыми общими данными в L1 Вы не поняли вопроса. Но я могу ответить и так. Любые взаимодействия происходят через L3-кэш. Сегменты L3-кэша определяются по хэш-функции физического адреса. При случайном распределении адресов разброс времён взаимодействия тоже будет случайным. И в среднем у всех будет одинаково. Разброс времени доступа к кэши можно зафиксировать только очень тщательным замером, с предварительной очисткой всех кэшей. Да и в этом случае сделать замер с наносекундной точностью очень трудно из-за OoO. Добавление от 24.08.2021 17:27: VDN> Когда у вас многопроцессорная система получается из однопроцессорной тупым подключением нескольких процессоров в общую сеть IF - это дёшево и красиво. Во-первых, не получается. А во-вторых, никакой разницы в объединении процессоров "Сапфир" и в объединении процессоров "Зен-3" нет. В чём вы усматриваете эту разницу ? |
VDN Member | bess_temporary И в среднем у всех будет одинаково. Может дело и в этом. Хитрые паттерны на пересылках дети ананда не пробовали Во-первых, не получается. Именно так устроены двухпроцессорные системы на Zen. В сети просто становится больше агентов, никаких особенных "межпроцессорных" линков нет. И ограничивает такую систему только разрядность адреса агента. |
bess_temporary Advanced Member 10864/10981 ответов, #1 в рейтинге 7 лет на iXBT, с января 2018 1 фото на iXBT.photo Чаще пишет в "Процессоры" (98%) Россия, iXBT.com c 1997 г. | VDN > Именно так устроены двухпроцессорные системы на Zen. Вы говорили про многопроцессорные. А на "Зенах" можно только два. Соединив линки. Точно так же соединяются и все процессоры Интела (впрямую до 8 штук). Не понимаю, в чём вы увидели разницу. Про задержки. Честно говоря, я давно не воспроизводил в голове эти цифры. И меня самого они немного удивили - средняя задержка в одну сторону 2 нс с разбросом +-2, а в обе (т.е. вклад в латентность) - 4+-4. Надо бы самому замерить, если хэш-функцию удастся разгадать (в одно старой публикации утверждалось, что, кажется, распределение шло блоками по 2 МБайта). Кстати, в старых "Зенах" есть замеренный разброс во временах доступа от конкретного ядра к кэшу - правда, маленький. |
Cheetah X-15 Member 979/2676 ответов 20 лет на iXBT, с января 2005 Чаще пишет в "Процессоры" (41%) | Omega на этом же Hotchips IBM только что назвало свою склейку из двух чипов через подложку Dualchip, полностью Dual Chip Module (сокращенно DCM). Кто что выдумал, то и продает... Hot Chips 33: IBM Z Telum - 5+ ГГц и много (виртуального) кэша Чипы интересные, Z продается походу неплохо, раз они продолжают, надо думать немалые деньги в разработку вкладывать Кстати они сбежали на 7-нм к Samsung. Еще раз подтверждает, какая толчея у TSMC сейчас IBM Z Telum производятся по 7-нм техпроцессу Samsung. Чипы содержат 22,5 млрд. транзисторов на площади 530 мм². Процессор состоит из 17 слоев. Базовая частота будет чуть выше 5 ГГц. Более детальной информации IBM не представляет. |