mrzet

> То есть в Arrow iGPU такой же изолированный как в Meteor'ах

Это ясно изначально. На отдельном кристалле, куда кольцо L3-кэша не заходит.

> а не как в SkyLake

А там общее кольцо.

mrzet
Значит iGPU тайл не имеет никакой связи с тайлом вычислительной плитки посредством кеша( через кеш L3/LLC) - что и могло затормозить L3/LLC у Arrow.

А зачем ему иметь какую-то связь? Обмен данными через память или может напрямую кэш-кэш если и имеет место быть, то незначительно сказывается, потому что кэшируемые области не пересекаются. А что могло затормозить, есть всего два варианта - удвоение ширины кольца + тонкий техпроцесс. Один из этих факторов или оба два тормознули кольцо, а с ним и кэш. пока что имеем зависимость, что чем меньше клиентов на кольце, тем выше его частота в прыжке. И даже такой забавный момент, что у 245К с его 8 клиентами на кольце частота кольца выше, чем у старших моделей. 3.9 против 3.8.

слухи по NovaLake
https://www.reddit.com/r/hardware/comments/1ie1jx6/comment/ma5zhyx/
Nova Lake Configuration Rumors

NVL-SK: 2x (8+16)
NVL-HX: 1x (8+16)
NVL-S/NVL-H: 4+8
NVL-U: 4+0

NVL has a unified HUB/SoC die across mobile and desktop. So yeah, the baseline there is 4+8+4. But there's at least one more die for mobile. So you'll probably see something like:

NVL-SK: 2x 8+16 NVL-HX: 1x 8+16 NVL-S / NVL-H: 4+8 NVL-U: 4+0

2 dies? For a total of 16+32 for NVL-S?

Believe so, yes. Should be quite a jump from ARL in MT performance, to say the least.

по слухам у NVL-S\K может быть два Compute тайла 8P+16E.
Интересно, что будет с конфигом DRAM, если на каждом compute окажется свой IMC 128bit. В LGA-1851 это уже "не влезет" ни по линиям к DRAM, ни по питанию, тогда скорее MC\PHY останутся на SoC die. Мне больше нравится идея с два die, первый 10-12P и второй с 8x4E.

Исправлено: Omega, 31.01.2025 15:37

Omega
по слухам у NVL-S\K может быть два Compute тайла 8P+16E.

...это что же, Intel снова подсмотрел идею у Zen?

Omega
по слухам у NVL-S\K может быть два Compute тайла 8P+16E.
Интересно, что будет с конфигом DRAM, если на каждом compute окажется свой IMC 128bit. В LGA-1851 это уже "не влезет" ни по линиям к DRAM, ни по питанию, тогда скорее MC\PHY останутся на SoC die. Мне больше нравится идея с два die, первый 10-12P и второй с 8x4E.

Так а в чём проблема то? Слух был, что IMC на плитку вернётся на пантерах только в качестве гастроли. Дальше всё, переход к полноценным универсальным тайлам. Скорее всего кэш и кольцо будут упразднены. Межпроцессорная шина и L3/L4 будут в базовом тайле. Там же может быть и контроллер памяти.

TheJudge
>Скорее всего кэш и кольцо будут упразднены

ну да, убрать L3 с compute и поставить общий L2 на 4-8P ядер где-то 16-32MB. Схема IBM c виртуальным L3 из суммы двух и более L2.

>L4 будут в базовом тайле

это уже SLC для всех устройств на SoC, польза для межядерного линка будет небольшой, только снятие какой-то нагрузки с DRAM.

TheJudge

> А что могло затормозить, есть всего два варианта - удвоение ширины кольца + тонкий техпроцесс

Какое такое удвоение?

> у 245К с его 8 клиентами на кольце частота кольца выше, чем у старших моделей. 3.9 против 3.8

При том, что у них кольца совершенно одинаковые во всех смыслах Просто подбросили напряжения?

Omega

> по слухам у NVL-S\K может быть два Compute тайла 8P+16E

Решили пойти по стопам AMD?

> Интересно, что будет с конфигом DRAM, если на каждом compute окажется свой IMC 128bit.

Нет, это не совсем AMD. Но IMC может оказаться и на интерпозере - вместе с L3-кэшем. И кольцо там же.

> So yeah, the baseline there is 4+8+4

Какой такой baseline, что это за цифры?

> Схема IBM c виртуальным L3

Не, все схемы AMD - не для быстрых дешёвых процессоров.

VLev
Никак не меньше 48
48 Ё-ядер при при общем ТПД в 150 Вт и чтобы хватало двух канала ДДР5.
Чей-то для 64 Ё-ядер у Intel® Xeon® 6710E жор в 205 Вт и базовая частота в 2,4 ГГц.
А хотелось бЫ, в ответ Чемберлену R9 9950, в десктоп 32 Ё-ядра на частотах от 4,3+ ГГц.
Но нет у меня уверенности, что на такие частоты хватит 150Вт.
48 Ё-ядер на 2,4 ГГц - ну то такое.

ConstWilD

широко мечтать - это всегда хорошо

ConstWilD

> Чей-то для 64 Ё-ядер у Intel® Xeon® 6710E жор в 205 Вт

Забавно, что для иллюстрации вы выбрали не 144 и не 128, а 64 ядра. Должно быть, не знаете, что формальный TDP у всего ряда устанавливают одинаковый или почти? Ну и с частотой наврали, конечно (кстати, 2 Ватта на ядро при частоте 2.7 и 2.5 при частоте 3.2 вместе с кэшами и контроллерами памяти - совсем неплохо)

> А хотелось бЫ, в ответ Чемберлену R9 9950, в десктоп 32 Ё-ядра на частотах от 4,3+ ГГц

А нафига тогда приводите в пример серверный? Возьмите ARL и экстраполируйте.

> 48 Ё-ядер на 2,4 ГГц

Это будет 60 Ватт

Saturn
широко мечтать - это всегда хорошо
Ну а в чем, по вашему, кроме возможно немного мной заниженого ТПД, широко мечтать - ЦП 32 Ё-ядра на частотах от 4,3+ ГГц в десктоп на двухканал ОЗУ?
Это 8 кластеров по 4 Ё-ядра, по площади влезает.
При разгоне последняя итерация Ё-ядр и 4,5 ГГц держит на постоянку.
Единственное реальное ограничение - маркетинговая политика Интел.

Добавление от 31.01.2025 20:33:

bess_temporary
Это будет 60 Ватт
Как то не понял.
ЦП на 48 Ё-ядер на 2,4 ГГц будет по вашему есть только 60 Ватт???
"Кто то пошел по стопам Мюнхгаузена!"

ConstWilD

Что такое маркетинговая политика? Если молокозавод не выпускает сметану в расфасовке по 2 кг - это маркетинговая политика ?

32 ядра либо 32 потока - это определённая потребность. Каждая фирма сама оценивает, велика ли эта потребность и стоит ли делать специальный продукт. У Интела было 32 потока, но они решили кое-чем пожертвовать ради другого. Видимо, в данный момент игра с изобретением многопоточника не стоит свеч. Как бы ни казалось, что может получиться хороший процессор.

Ну а 32E действительно может вписаться в лимиты на неплохих частотах. Но это получится нишевый продукт.

Добавление от 31.01.2025 20:39:

ConstWilD

> ЦП на 48 Ё-ядер на 2,4 ГГц будет по вашему есть только 60 Ватт???

Да. Я выше привёл примеры расхода на ядро при частотах 2.7 и 3.2 Легко экстраполировать вниз, с учётом нелинейности.

ConstWilD
Ну а в чем, по вашему, кроме возможно немного мной заниженого ТПД, широко мечтать

процессоры и так уже доступны в сотнях SKU, но нет, всегда найдется человек которому надо то чего нет

в ход идет какое-то месиво цифирек и абстрактно притянутых хотелок причем в стиле

https://pikabu.ru/story/byistro_kachestvenno_nedorogo_6071901

скажем или много ядер - или высокая частота и малое потребление

но не одновременно

bess_temporary
Но это получится нишевый продукт.
Та ладно 64 не нишевый, а 32 нишевый

Проблема в том, что сейчас 32 Ё-ядер, да еще на частоте в 2,4 ГГЦ, не продать "дорого" ибо, ИМХО, будет уступать тому же R9 9950:

Легко экстраполировать вниз, с учётом нелинейности.
У меня что то другое получилось.

Процессор Intel® Xeon® 6766E 144 ядра Базовая частота 1,9 ГГц TDP 250 Вт
Процессор Intel® Xeon® 6780E 144 ядра Базовая частота 2.2 ГГц TDP 330 Вт

За прирост частоты на 0,3 ГГц (с 1,9 ГГц до 2.2 ГГц) + 0,56Вт на ядро.

Добавление от 31.01.2025 21:32:

Saturn
скажем или много ядер - или высокая частота и малое потребление


Ок, вопрос к вам, сколько нужно Вт TDP, чтобы 32 Ё-ядра работали на частотах от 4,3+ ГГц?

ConstWilD

ну вы же без меня нашли
https://www.intel.com/content/www/us/en/ark/products…ierra-forest.html

что вам еще надо?
- Плазменная винтовка есть?
- Нет, только то что на витрине...

вот других Sierra Forest сейчас нет и может и не будет, "сколько не занимайся беливом"

Saturn
вот других Sierra Forest сейчас нет и может и не будет, "сколько не занимайся беливом"
"Это не те дроиды что нам нужно!".
Ну есть же что то на подобии N355 - 8 ядер на 15 Вт, частоты правда от 3 до 3,9 ГГц и одноканал ОЗУ.

Возможно bess_temporary таки прав, и 32 Ё-ядра в целом могу попасть в TDP 65+ Вт, хотя и не на тех частотах, что мне бы хотелось.

Тут Omega цитирует по слухам у NVL-S\K может быть два Compute тайла 8P+16E.
Как то мне тяжело представит, как это можно впихнуть в 250 Вт.

ConstWilD

> Та ладно 64 не нишевый, а 32 нишевый

Э, не хитрите. 64 (128, 144, 192, 288) _серверный_ и 32 _потребительский_

> Проблема в том, что сейчас 32 Ё-ядер, да еще на частоте в 2,4 ГГЦ, не продать "дорого" ибо, ИМХО, будет уступать тому же R9 9950

Мы же договорились, что 32E на частоте 4+ уместятся в 150 Ватт Ну и, возможно, дадут сопоставимую с 9950 производительность при тех же 150 (если не торговаться по мелочам).

> За прирост частоты на 0,3 ГГц (с 1,9 ГГц до 2.2 ГГц) + 0,56Вт на ядро.

Снова хитрите. Во-первых, базовая частота - это не частота, а условность. А во-вторых, TDP - это не потребление, а пакет. Правило для конструктора компьютера. Ну а реальные потребления можете посмотреть в обзорах.

ConstWilD

> Возможно bess_temporary таки прав, и 32 Ё-ядра в целом могу попасть в TDP 65+ Вт

Погодите, я про 65 сказал лишь в качестве примера для очень низкой частоты. Выпускать такой процессор я не предлагал

> Тут Omega цитирует по слухам у NVL-S\K может быть два Compute тайла 8P+16E. Как то мне тяжело представит, как это можно впихнуть в 250 Вт.

Значит, будут не очень высокие частоты. Тут надо смотреть, как нормировать потребление E-ядер. Если, например, 4E=1.5P, то получится 2 x 14P (или 2 x 37E) в эквиваленте. Да, многовато. Но можно теплопакет увеличить. Впрочем, я не очень верю в эту конфигурацию.

bess_temporary
Э, не хитрите. 64 (128, 144, 192, 288) _серверный_ и 32 _потребительский_
Интел до сих пор продает Ксяоны от 8 ядер/8 потоков.
Так что отнести все ЦП, что ниже 32 потоков/ядер, к потребительскому рынку это точно лукавство.

Мы же договорились, что 32E на частоте 4+ уместятся в 150 Ватт Ну и, возможно, дадут сопоставимую с 9950 производительность при тех же 150 (если не торговаться по мелочам).

Я думаю 32Ё ядра Skymont на частоте 4+ таки, в рендероподобных задачах, дадут больше "жару" чем 9950.

Погодите, я про 65 сказал лишь в качестве примера для очень низкой частоты. Выпускать такой процессор я не предлагал
Я бы такой для Веб хостинга, взял бы - 32Ё ядра Skymont от 3 ГГц и 2-х канале - до $700 мне норм.
65 Вт за 32 ядра было бы сказкой, чтобы поменять бы все старые бузеоны на такую "мячту".

Omega
ну да, убрать L3 с compute и поставить общий L2 на 4-8P ядер где-то 16-32MB.

Да можно и общий L3, чтобы не было резкого изменения латентности и объёма от L1 к L2.
Этим же решится и проблема скорости L3, который сейчас барахатается на частоте кольца, а не ядер.

bess_temporary
Какое такое удвоение?

По тестам, L3 работает заметно быстрее на ARL, на запись так почти вдвое быстрее. При меньшей частоте.
Предполагаю, что где-то там что-то удвоили

При том, что у них кольца совершенно одинаковые во всех смыслах Просто подбросили напряжения?

Нет, это сток. Но эффект известен ещё с самого начала. Чем меньше клиентов на кольце у ARL, тем большую частоту он вывозит.

И кольцо там же.

Кольцо уже будет тогда не нужно.

bess_temporary
GPU memory accesses would take the ring bus and L3 out of a low power state. Cache design became a compromise because low latency is more critical for CPUs than GPUs. A dedicated GPU cache could save power by having higher latency, but Intel couldn’t hurt latency on a cache primarily meant to serve the CPU. Intel mitigated some of these issues by decoupling the ring bus clock from the CPU core clock in Haswell, but the shared last level cache would always see compromises because CPUs and GPUs have different needs.

Добавление от 31.01.2025 22:35:

TheJudge
рабочая гипотеза, что у L3 две частоты - собственно частота сегмента кэша и частота шины. причем первую можно замерить только косвенно.

Добавление от 31.01.2025 22:58:

Upd.

нельзя так просто взять и уничтожить кольцо!

ConstWilD

> Интел до сих пор продает Ксяоны от 8 ядер/8 потоков.

Тут неподалёку ходит такой matik, спросите у него, зачем они отключают так много ядер на больших кристаллах

> Так что отнести все ЦП, что ниже 32 потоков/ядер, к потребительскому рынку это точно лукавство

Я этого не говорил, даже близко. Я говорил, что 32 для этого рынка - сейчас много.

> Я думаю 32Ё ядра Skymont на частоте 4+ таки, в рендероподобных задачах, дадут больше "жару" чем 9950

То есть каждое ядро выдаст меньше 50% производительности ядра "Зена" и при этом потребит больше 50% от его потребления?

> 65 Вт за 32 ядра было бы сказкой

Хоть я и не предлагал, но такой процессор вполне реален. Ещё совсем недавно выпускались 24-ядерные "атомные" процессоры с совсем мизерным потреблением.

TheJudge

> Этим же решится и проблема скорости L3, который сейчас барахатается на частоте кольца, а не ядер.

Э, как это? ВременнЫе характеристики работы L3-кэша определяются физикой, а не волевым желанием привязать что-то к чему-то. Кэш работает как может. Единственный момент - есть подозрение, что все элементы кэша (включая выборку и запись в накопитель) привязаны к частоте кольца. Я на 100 процентов в это не верю, но допускаю.

> Скорее всего кэш и кольцо будут упразднены.

Увидел это ваше высказывание. И не понял его. Как объединять без кольца?

> По тестам, L3 работает заметно быстрее на ARL, на запись так почти вдвое быстрее. При меньшей частоте.
Предполагаю, что где-то там что-то удвоили

По тестам L3 тем, кто их проводили (точнее, писали тестовые программы) нужно оторвать яйца Нет там никакого удвоения. Точнее, никто пока нормальных замеров не сделал - но удвоения быть не должно. В нынешнем понимании, шина там и так 64-байтная в каждом направлении.

> Но эффект известен ещё с самого начала. Чем меньше клиентов на кольце у ARL, тем большую частоту он вывозит.

Хе-хе, там ровно столько же клиентов. Точнее, коммутаторов. И они ровно так же проталкивают пакеты друг к другу по цепочке. Конечно, за счёт того, что коммутаторы на пустых звеньях ничего в эти звенья не передают и оттуда не считывают, общее потребление может чуть снизиться. Что даст возможность приподнять напряжение (или как-то повысить устойчивость) и чуточку увеличить частоту кольца.

> Кольцо уже будет тогда не нужно.

Поясните эту мысль и что за малосодержательные картинки вы приложили

BlazeBlaze

> GPU memory accesses

Откуда эта фраза и что она должна доказать?

> рабочая гипотеза, что у L3 две частоты - собственно частота сегмента кэша и частота шины

Да.

ConstWilD

Интел до сих пор продает Ксяоны от 8 ядер/8 потоков.

Sapphire Rapids - минимум 6/12
https://www.intel.com/content/www/us/en/ark/products…phire-rapids.html

Emerald Rapids - минимум 8/16
https://www.intel.com/content/www/us/en/ark/products…erald-rapids.html

Sierra Forest - минимум 64/64
https://www.intel.com/content/www/us/en/ark/products…ierra-forest.html

Granite Rapids - минимум 72/144
https://www.intel.com/content/www/us/en/ark/products…anite-rapids.html

то есть да - в категории "вчерашних щей" есть и 8 и 6 ядер

Исправлено: Saturn, 01.02.2025 20:18

Так, еще одна гипотеза:
Может ли увеличиться на эти 24 такта латенси L3 в ARL противу рапторов если допустим L3 в ARL стал эксклюзивным?
К такому приему раньше прибегали если размер кешей разного уровня был сопоставим.
И может в этом кроется проблема с выдачей ПСП по L2/L3 для ARL в AIDA?

mrzet

> если допустим L3 в ARL стал эксклюзивным?

Он и так эксклюзивный. Как и в "Рапторах". Точнее, неинклюзивный. Может в определённых случаях включать какие-то данные из L2, но в общем случае не содержит.

> проблема с выдачей ПСП по L2/L3 для ARL в AIDA

Проблема с выдачей ПСП заключается в том, что у них получается всё наоборот